Look-up in Google Scholar
Full metadata record
Roselló Moreno, Héctor Gustavo
2018-10-25T14:19:34Z
2018-10-25T14:19:34Z
2018-10-25T14:19:34Z
2018-10-25T14:19:34Z
2015
Roselló, H. (2015). Procesador segmentado para fines académicos usando HDL. [Tesis de maestría, Universidad Nacional Mayor de San Marcos, Facultad de Ingeniería Electrónica y Eléctrica, Unidad de Posgrado]. Repositorio institucional Cybertesis UNMSM.
https://hdl.handle.net/20.500.12672/8548
El documento digital no refiere asesor
Publicación a texto completo no autorizada por el autor
Desarrolla el diseño de un procesador segmentado con la finalidad de ayudar a los estudiantes en el aprendizaje del desempeño de este tipo de procesadores, principalmente cuando se presentan conflictos con relación a la secuencia de instrucciones utilizadas y sus dependencias. Para ello se utilizan técnicas hardware, tales como el adelantamiento de datos, inserción de burbujas, y anticipación de riesgos. Estos métodos se aplican para la arquitectura MIPS que consta de una segmentación de 5 etapas y cumple con las características de la arquitectura ISA tipo RISC empleada ampliamente en la temática de “Arquitectura de Computadoras”. El método empleado es desarrollar cada vez una nueva versión del procesador adaptado para solucionar el nuevo paradigma mostrando la mejora en su desempeño luego de hacerlo, así tendremos una versión que muestra la solución por riesgos de dependencia de datos. Otra versión del procesador para el caso en que una instrucción dependa del dato de una instrucción de carga, para finalmente realizar una última versión que solucione las dependencias debido a las bifurcaciones, que vienen a ser las más características y que presenta dificultad de asimilar en esta parte de la temática, tanto por la poca afición a la lectura del estudiantado como a la baja comprensión lectora que se tiene. El proceso de ver los eventos y simularlos más que solo verlos estáticamente permitirá una mejor y rápida comprensión de estos fenómenos así como su interacción al modificar los programas y el hardware del procesador respectivo.
Tesis
spa
Universidad Nacional Mayor de San Marcos
info:eu-repo/semantics/closedAccess
Repositorio de Tesis - UNMSM
Universidad Nacional Mayor de San Marcos
Microprocesadores RISC
Lenguajes de descripción de hardware
MIPS (Arquitectura de computadoras)
Procesador segmentado para fines académicos usando HDL
info:eu-repo/semantics/masterThesis
Universidad Nacional Mayor de San Marcos. Facultad de Ingeniería Electrónica y Eléctrica. Unidad de Posgrado
Microelectrónica
Maestria
Magíster en Microelectrónica
PE
https://purl.org/pe-repo/ocde/ford#2.02.01
https://purl.org/pe-repo/renati/level#maestro
42156854
712147 (es_PE)
Pachecho Luján, Werner Wimer
Sotelo López, Carlos Alberto
Chávez Irazabal, Wilbert
Aguilar Vásquez, Francisco Santiago
Rojas Tuya, Santiago Fidel
https://purl.org/pe-repo/renati/type#tesis
Pública



Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.