Look-up in Google Scholar
Full metadata record
De la Cruz Rodriguez, Oscar Miguel
Becerra Terán, Víctor Fernando
Loyola Cisneros, José Luis
Becerra Terán, Víctor Fernando
2020-02-17T12:53:37Z
2020-02-17T12:53:37Z
2020-02-17T12:53:37Z
2020-02-17T12:53:37Z
2020
https://hdl.handle.net/20.500.12759/5994
The research is focused on carrying out the ““DESIGN AND IMPLEMENTATION OF A DISCRETE PID ALGORITHM TO INCREASE THE CONTROL LINKS IN PROGRAMMABLE LOGIC CONTROLLERS““. This investigation attempts to increase the number of control loops when they are exhausted in the Programmable Logic Controllers through the implementation of a discrete PID. The discretization of the PID controller was made thanks to the introduction of the zero- order sampling and retention block and the use of Z transform. For the implementation of the discrete controller, it was performed on the Siemens Tia Portal V15 platform using the SCL programming language, using a cyclic interruption block with 10ms sampling time and was tested on 3 circuits of order 1 and one of second order. The type of research is applied and the design is pre-experimental. Finally, the establishment times obtained by the PLC PID controllers and those proposed were almost equal with errors less than 10%. (en_US)
La investigación se centra en realizar el “DISEÑO E IMPLEMENTACIÓN DE UN ALGORITMO PID DISCRETO PARA AUMENTAR LOS LAZOS DE CONTROL EN CONTROLADORES LÓGICOS PROGRAMABLES”. Esta investigación intenta incrementar el número de lazos de control cuando se agoten en los Controladores Lógicos Programables a través de la implementación de un PID discreto. La discretización del controlador PID se realizó gracias a la introducción del bloque de muestreo y retención de orden cero y el uso de transformada Z. La implementación del controlador discreto se realizó en la plataforma de Siemens TIA Portal V15 mediante el lenguaje de programación SCL, usando un bloque de interrupción cíclica con tiempo de muestreo de 10ms y fue probada en tres circuitos de primer orden y uno de segundo orden. El tipo de investigación es aplicada y el diseño es pre experimental. Por último, Los tiempos de establecimiento obtenidos por los controladores PID del PLC y el propuesto fueron casi iguales con errores menores al 10%. (es_PE)
Tesis (es_PE)
application/pdf (es_PE)
spa (es_PE)
Universidad Privada Antenor Orrego - UPAO (es_PE)
T_ING.ELECT_855
info:eu-repo/semantics/openAccess (es_PE)
https://creativecommons.org/licenses/by/4.0/
Universidad Privada Antenor Orrego (es_PE)
Repositorio institucional - UPAO (es_PE)
Tiempo de Establecimiento (es_PE)
Algoritmo PID (es_PE)
http://purl.org/pe-repo/ocde/ford#2.11.00
Diseño e implementación de un algoritmo pid discreto para aumentar los lazos de control en controladores lógicos programables (es_PE)
info:eu-repo/semantics/bachelorThesis (es_PE)
Universidad Privada Antenor Orrego. Facultad de Ingeniería (es_PE)
Ingeniería Electrónica (es_PE)
Título Profesional (es_PE)
Ingeniero Electrónico (es_PE)
PE
Privada asociativa



This item is licensed under a Creative Commons License Creative Commons