Bibliographic citations
Padilla, L., (2016). Optimización del circuito de Molienda implementando zarandas de alta frecuencia stack sizer en la etapa de clasificación [Tesis, Universidad Nacional de Ingeniería]. http://hdl.handle.net/20.500.14076/4561
Padilla, L., Optimización del circuito de Molienda implementando zarandas de alta frecuencia stack sizer en la etapa de clasificación [Tesis]. : Universidad Nacional de Ingeniería; 2016. http://hdl.handle.net/20.500.14076/4561
@misc{renati/707341,
title = "Optimización del circuito de Molienda implementando zarandas de alta frecuencia stack sizer en la etapa de clasificación",
author = "Padilla Sandoval, Luis Enrique",
publisher = "Universidad Nacional de Ingeniería",
year = "2016"
}
This item is licensed under a Creative Commons License